Вопросы с тегом: Verilog

Вопросы
hayes.rogelio
Новичок
 Для текстового описания, приведенного ниже нарисуйте синтезированную структуру (интерфейс модуля half_adder: half_adder( output co, sum, input a, b);) module full _adder ( output fco, fsum, input cin, a, b wire cl, s1, c2; half_adder ul (cl, s1, a...Другие предметыУниверситетСинтез цифровых схем
 43
 Посмотреть ответы 
noemy.botsford
Новичок
 Для приведенной ниже структуры создайте иерархическое описание на языке Verilog Другие предметыУниверситетВерилог иерархические структуры
 22
 Посмотреть ответы 
wdubuque
Новичок
 На языке Verilog опишите параметризируемый модуль умножения (без знака),включающий: – 2 регистра на входах данных и 1 регистр на выходе данных (реализовать на базе одного параметризированного регистра) – Умножитель (параметризируемый) Параметр – разря...Другие предметыКолледжПараметризируемые модули в Verilog
 50
 Посмотреть ответы 
zita.grant
Новичок
 Для приведенной ниже структуры создайте описание на языке Verilog Другие предметыКолледжОписание на языке Verilog
 46
 Посмотреть ответы 
thompson.tia
Новичок
 На языке Verilog создайте описание одно-портовой памяти (128 слов, разрядность 8 бит) с синхронной записью и чтением данных (при описании можно выбрать любой из режимов: Old data read-during-write или new data read-during-write)Другие предметыКолледжОписание одно-портовой памяти в Verilog
 28
 Посмотреть ответы 
greta95
Новичок
 На языке Verilog создайте описание простой двух-портовой памяти (128 слов, разрядность 8 бит) с синхронной записью и чтением данных (при описании можно выбрать любой из режимов: Old data read-during-write или new data read-during-write)Другие предметыКолледжОписание памяти на языке Verilog
 47
 Посмотреть ответы 
bogisich.queen
Новичок
 На языке Verilog создайте описание реверсивного 4 разрядного двоично-десятичного счетчика с параллельной загрузкой: Другие предметыУниверситетЦифровые схемы и системы
 18
 Посмотреть ответы 
swalker
Новичок
 На языке Verilog создайте описание реверсивного N разрядного двоичного счетчика с параллельной загрузкой Другие предметыУниверситетПроектирование цифровых схем на языке Verilog
 19
 Посмотреть ответы 
vidal.gutmann
Новичок
 В текстовом описании на языке Verilog представлены два процедурных блока. Для каждого процедурного блока определите сколько будет синтезировано триггеров и нарисуйте синтезированную структуру module labT (di1, di2, clk, do1, do2); input clk, di1, di2;...Другие предметыУниверситетСинтез цифровых устройств на языке Verilog
 31
 Посмотреть ответы 
shanahan.hildegard
Новичок
 На языке Verilog создайте описание сдвигающего регистраДругие предметыУниверситетСдвиговые регистры в Verilog
 47
 Посмотреть ответы 
Назад
1
2
3
Вперед

Портал edu4cash: Что это и как работает?.

Как быстро получить ответ от ИИ.

Как задонатить в Roblox в России в 2024 году.

Обновления на edu4cash – новые награды, улучшенная модерация и эксклюзивные возможности для VIP!.

Вопросы